Выбор логической структуры процессора — страница 12

  • Просмотров 7050
  • Скачиваний 332
  • Размер файла 12
    Кб

└────────┴────┴────┴────┴────────────┘ (R1)+{D2+(X2)+(B2)}=(R1) 0 31 По команде A содержимое первого операнда, считываемого из R1, складывается с содержимым второго операнда, находящегося в памяти по адресу D2+(B2)+(X2). Результат помещается в R1. РК АО ВО ОП ЗР Т = 5*Тм + Тп

└────┴────┴----┴────┴────┘ Т = 6) Сложение/вычитание, плавающая запятая (регистр-регистр): ┌────────┬────┬────┐ │ КОП │FPR1│FPR2│ AER R1,R2 (FPR1)+(FPR2) = (FPR1) └────────┴────┴────┘ 0 15 При выполнении команды AER содержимое регистра плавающей запятой FPR1 складывается с

содержимым регистра FPR2 в следующей последовате- льности: сравниваются (СП) и выравниваются порядки (ВП),отрицательный операнд преобразуется в дополнительный код (ДК), результат операции (ОП) нормализуется (НР) и записывается в FPR1. При выполнении SER из содержимого регистра FPR1 в той же последовательности вычитается содержимое регистра FPR2, результат нормализуется и заносится в FPR1. РК ВО СП ВП ДК ОП НР ЗР Т = 8*Тм

└────┴────┴────┴────┴────┴────┴────┴────┘ Т = 7) Сложение/вычитание: плавающая запятая, регистр-память ┌────────┬────┬────┬────┬────────────┐ │ КОП │ R1 │ Х2 │ В2 │ D2 │ AE R1,D2(X2,B2)

└────────┴────┴────┴────┴────────────┘(R1)+{D2+(X2)+(B2)}=(R1) 0 31 По команде AE содержимое первого операнда, считываемого из регистра с плавающей запятой PPR1, суммируется, в указанном выше порядке, с содержимым второго операнда, находящегося в памяти по адресу D2+(B2)+(X2). Результат заносится в FPR1. РК АО ВО СП ВП ДК ОП НР ЗР Т = 9*Тм + Тп

└────┴────┴----┴────┴────┴────┴────┴────┴────┘ [* конец страницы *] Т = 8) Умножение, фиксированная запятая (регистр-регистр): ┌────────┬────┬────┐ │ КОП │ R1 │ R2 │ МR R1,R2 (R1+1)*(R2) = (R1)