Устройства динамической индикации — страница 2

  • Просмотров 224
  • Скачиваний 11
  • Размер файла 40
    Кб

сегментами и сгруппированы в одно или несколько знакомест; матричные индикаторы, элементы отображения которых образуют матрицу. Сегменты ЗСИ могут индицировать только цифры (цифровой ЗСИ) или цифры и буквы русского и латинского алфавитов (буквенн-цифровые ЗСИ). В курсовом проекте предусматривается разработка принципиальной электрической схемы динамической цифровой индикации четырёх десятичных цифр, на семисегментных

полупроводниковых индикаторах. 1. Общая часть. Структурная схема устройства динамической индикации. Структурная схема обеспечивает динамическую индикацию 5х десятичных цифр на семисегментных полупроводниковых индикаторах. Ввод информации производится параллельно в двоично - десятичном коде (тетрадами: единицы, десятки, сотни, тысячи) (Рисунок1). Коммутатор У1 обеспечивает поочерёдное подключение входной информации.

Преобразователь У2 двоично- десятичный (2–10) код преобразует в код семисегментного цифрового индикатора. Счёчик У3 непрерывно подсчитывает входные импульсы, подаваемые от генератора GT, коэффициент пересчёта счётчика N=5. Каждое состояние счётчика У3 дешифрирует дешифратор У4, подключая соответствующий индикатор. 2. Расчётная часть. 2.1 Разработка принципиальной схемы коммутатора У1 Выполним синтез мультиплексора, коммутирующего

n = 5 информационных входов. Число адресных входов А определяем из соотношения n ≤ 2А, где А – число разрядов адреса (или число адресных входов). Так, для n = 5 А = 3 (А1, А2 и А3). Приведём таблицу истинности требуемого мультиплексора и его условное графическое изображение. Таблица 1 - Таблица истинности мультиплексора. Адресные входы Выходы А3 А2 А1 Q 0 0 0 0 1 0 0 1 1 0 0 1 0 1 0 D0 D1 D2 D3 D4 Рисунок 2 - Условное графическое изображение мультиплексора

Запишем логическую функцию выхода Q в СДНФ Q=D0∙ A3∙A2∙A1v D1∙A3 ∙A2∙A1v D2∙ A3 ∙A2∙A1v D3∙ A3 ∙A2∙A1v D4∙ A3 ∙A2∙A1 Произведём построение логической схемы мультиплексора по полученной логической функции выхода Q. А3А2А1А3А2А1 A3 1 1 1 & & 1 A2 Q A1 D0 D1 & D2 D3 & & D4 Рисунок 3 – Логическая схема мультиплексора. Произведём выбор микросхемы мультиплексора с числом информационных входов D не менее заданного числа n = 5, используя “Приложения

методических заданий к курсовому проекту”.Выбираем микросхему К155КП7 Рисунок 4 – Микросхема мультиплексора К155КП7. Вычертим полную схему комутатора на микросхеме К155КП7 MS D0 D1 D2 D3 D4 D5 D6 D7 A1 A2 A3 S Q из выходов счётчика Рисунок 5 - Принципиальная схема комутатора. 2.2 Выбор микросхемы преобразователя У2 двоично-десятичного кода в код цифрового индикатора Для преобразования двоично-десятичного кода в код семисегментного индикатора