Разработка вычислительного устройства

  • Просмотров 2029
  • Скачиваний 239
  • Размер файла 436
    Кб

МИНИСТЕРСТВО ВЫСШЕГО И СРЕДНЕГО СПЕЦИАЛЬНОГО ОБРАЗОВАНИЯ РФ МОСКОВСКИЙ ИНСТИТУТ РАДИОТЕХНИКИ, ЭЛЕКТРОНИКИ И АВТОМАТИКИ КурсоваЯ работа Факультет ВАВТ Дисциплина ЭВМ СКС Студент Специальность 22.02 Преподаватель Калиш Г.Г. МОСКВА DATE @ "MMMM yyyy" * MERGEFORMAT октябрь 2008 1.     Разработать вычислительное устройство, выполняющее следующие операции: ·       ·       Числа представлены в формате с

плавающей точкой с разрядностью 18+6. 2.    TOC o "1-3" 1. Техническое задание.................................................................................................................................. PAGEREF _Toc415758381 h 2 2. Содержание........................................................................................................................................................... PAGEREF _Toc415758382 h 3 3. Описание структурной схемы устройства с ее обоснованием......................... PAGEREF _Toc415758383 h 4 4. Описание блок-схемы алгоритма выполнения операций и ее

микропрограммной реализации..................................................................................................................................................................... PAGEREF _Toc415758384 h 6 5. Числовые тестовые примеры выполнения операций с пояснениями..... PAGEREF _Toc415758385 h 10 6. Описание функциональной схемы устройства.............................................................. PAGEREF _Toc415758386 h 11 7. Краткое описание принципиальной схемы........................................................................ PAGEREF _Toc415758387 h 12 8.

Заключение........................................................................................................................................................ PAGEREF _Toc415758388 h 13 9. Список литературы..................................................................................................................................... PAGEREF _Toc415758389 h 13 3.    Структурная схема устройства представлена на рисунке 1. Она состоит из двух частей. Первая часть схемы, в состав которой входят регистры Ao и Bo и сумматор, предназначена для работы с порядками чисел.

Вторая часть схемы, состоящая из регистров Am, Bm и Z, мультиплексора, сумматора и компаратора предназначена для работы с мантиссами чисел. При выполнении операции деления используется два числа - A (делимое) и B (делитель). Число A хранится в регистрах Ao и Am соответственно порядок и мантисса. Число B хранится в регистрах Bo и Bm соответственно порядок и мантисса. В начале работы делимое A заносится в регистры: мантисса в регистр Am с