Разработка системы телемеханики — страница 10

  • Просмотров 847
  • Скачиваний 14
  • Размер файла 37
    Кб

Одна декада такого семисигментного индикатора с дешифратором изображена на рисунке 6.9. В качестве индикатора используется семисигментный индикатор АЛС 321, а в качестве дешифратора интегральная микросхема 514 ИД 2. Например, при поступлении на вход дешифратора кода соответствующего четырем, т.е. 0100, открываются ключи выходам дешифратора 514 ИД 2 и начинают светиться сегменты 2,3,6,7, образуя цифру 4. Преобразователь двоичного кода в

инверсный. В качестве кода адреса КП используется инверсный код. Инверсный код по сравнению с двоичным кодом имеет удвоенное число символов, причем вторая половина группы символов совпадает с первой, если число 1 в исходной группе чётное и добавляемые разряды инвертируются, если число 1 в исходной группе нечётное. Схема, выполняющая данную функцию приведена на рис.6.10. Работает схема следующим образом. Исходная комбинация

поступает на вход устройства анализа чётности 1, на входы инверторов 2-4 и первый канал коммутатора 5. Выходы инверторов подключены ко второму каналу коммутатора. При наличии в исходной комбинации чётного числа 1, на выходе анализатора чётности формируется логический 0, и данные с канала 1 коммутатора в прямом коде выдаются на выход коммутатора. Если число 1 – нечётно, на выходе схемы 1 формируется 1 и с канала 2 коммутатора код в

инверсном виде выдаётся на выход коммутатора. Приём инверсного кода осуществляется в 2 этапа. На первом этапе определяется число 1 в первой основной группе символов. Если число 1 – чётное, то вторая группа принимается без изменений, если нечётное, то символы второй группы инвертируются. После этого они поэлементно сравниваются и при наличии хотя бы одного несовпадения, комбинация бракуется. Схема приёмной части инверсного кода

приведена на рис.6.11. Работает она следующим образом. Первая исходная группа принимается устройством анализа чётности 1, вторая в исходном состоянии поступает на вход первого канала коммутатора 5 и в инверсном коде на вход второго канала коммутатора 5. Если число 1– чётно, то на выходе схемы 1 формируется 0 и информация второй группы в прямом коде поступает через коммутатор 5 на входы полусумматоров 6-8, где поразрядно сравниваются

при совпадении на выходе элемента 9 формируется уровень 0, что свидетельствует об отсутствии ошибок. Если сравнение не происходит, то на выходе элемента 9 формируется 1 и кодовая комбинация бракуется. Если число 1 в исходной комбинации нечётно, то на выход коммутатора передаётся инверсный код второй группы и далее всё протекает аналогично. Преобразование двоичного кода в код Хемминга. В коде режима КП используется код с