Разработка методики программного тестирования цифровых устройств с помощью программного пакета Design Center — страница 4

  • Просмотров 1714
  • Скачиваний 368
  • Размер файла 73
    Кб

модели источника. Для моделей с элементной базой на КМОП-логике узлы питания описываются следующим образом: - узел питания “+” – $ g_cd4000_vdd; - узел питания “-“ – $ g_cd4000_vss; Модель генератора входных логических сигналов описывается следующим образом: В цифровом синхронизирующем устройстве, рассматриваемом в данной работе, используются только вентили с двумя состояниями. Рассмотрим модели используемых в работе вентилей. Модель с

двумя состояниями имеет следующий вид: U<имя модели> <тип вентиля> [(параметры)] +<узел питания +> <узел питания -> +<узлы входов> <узлы выходов> +<модель динамики> <модель входа/выхода>. Форма описания модели динамики: .model <имя модели> ugate[(параметры модели)]. В системе Design Center вентили представлены в двух видах: одиночные вентили и сборки(массивы) вентилей.Одиночный вентиль имеет один или несколько входов и один

выход.Сборки вентилей состоят из одного или более одинаковых вентилей.Использование сборок позволяет работать непосредственно со стандартными элементами интегральных схем, имеющими часто в одном корпусе несколько вентилей. В соответствии с рисунком Б.1 приложения Б в данной работе используются следующие модели вентилей: INV- инвертор; INVA - сборка инверторов; AND - вентиль “И”; ANDA - сборка вентилей “И”; NAND - вентиль “И-НЕ”; NANDA-

сборка вентилей “И-НЕ”; OR- вентиль “ИЛИ”; NOR - вентиль “ИЛИ-НЕ”; NORA - сборка вентилей “ИЛИ-НЕ ”; .model source uio(drvh=50 drvl=50) .probe .tran 10ns 400ns .end Результат тестирования регистра приведен в приложении В. Электрическая структурная схема регистра RG1 приведена в комплекте чертежей. Регистр является регистром с паралельным приемом и выдачей информации. Изменение хранящейся информации происходит после изменения сигналов на входах 01 и 02. 3.2.6

Формирование модели управляющей схемы, входящей в состав цифрового синхронизирующего устройства. Тестирование модели управляющей схемы Рассмотренные ранее модели цифровых устройств комбинационного и последовательностного типа позволяют построить модель одного из функциональных узлов тестируемого в данной работе синхронизирующего устройства и протестировать его функционирование. Функционируемой и тестируемой на

данном этапе моделью функционального узла является управляющая схема. Ее задачей является перенос синхронизирующего сигнала со входа 06 на один из выходов демультиплексера, при соответствующих сигналах на входах 01 и 02 регистра RG1 и запись двоичного числа в счетчик СТ1. Последнее необходимо для задания числа импульсов на выходе формирователя пачек импульсов. Ниже приведена модель управляющей схемы и результат ее тестирования: