Магистраль ISA — страница 8

  • Просмотров 4051
  • Скачиваний 313
  • Размер файла 105
    Кб

обратный порядок: сначала выставляется -IOW, а затем появляются дан­ные. Поэтому при проектировании УС надо рассматривать как момент действительности данных только задний (положитель­ный) фронт сигнала -IOW. В случае, когда УС не успевает выполнить требуемую от него команду в темпе магистрали, оно может приостановить на це­лое число периодов сигнала SYSCLK завершение цикла чтения или записи с помощью снятия (перевода в низкий

уровень) сиг­нала I/O CH RDY (так называемый удлиненный цикл). Это про­изводится в ответ на получение сигнала -IOR или -IOW. Сиг­нал I/O CH RDY может удерживаться низким не более 15,6 мкс, в противном случае процессор переходит в режим обработки немаскируемого прерывания. Отметим, что некоторые изгото­вители персональных компьютеров указывают в сопроводитель­ной документации другие допустимые величины этого времен­ного интервала

(например, 2,5 мкс), так что не следует ориентироваться на максимальную величину, указанную в стан­дарте, иначе нет гарантии работы УС во всех компьютерах. На рис. 1.4 приведены временные диаграммы циклов обмена с памятью (указаны только временные интервалы, отличающие­ся от аналогичных на рис. 1.3). Для асинхронного режима об­мена (удлиненного цикла) здесь также используется сигнал I/O CH RDY. Отметим, что УС, работающее как память,

должно обрабатывать все адресные разряды, включая LA17...LA23. Помимо циклов программного обмена на магистрали ISA мо­гут выполняться также циклы прямого доступа к памяти Рис. 1.4. Временные диаграммы циклов программного обмена с памятью (все временные интервалы в наносекундах). Рис. 1.5. Временные диаграммы циклов ПДП (t — время предоставления ПДП, Т — период сигнала SYSCLK; все временные интервалы в наносекундах). (ПДП). Временная

диаграмма для этого случая показана на рис. 1.5. Так как магистраль ISA имеет раздельные стробы чтения и записи для устройств ввода/вывода и для памяти, пересылка данных в режиме ПДП производится за один ма­шинный цикл. То есть если данные надо переслать из уст­ройства ввода/вывода в память, то одновременно производит­ся чтение данных из устройства ввода/вывода (по сигналу -IOR) и их запись в память (по сигналу -MEMW). Аналогично

производится пересылка данных из памяти в устройство вво­да/вывода (по сигналам -MEMR и -IOW). Цикл ПДП начинается с запроса ПДП от исполнителя, же­лающего произвести обмен, с помощью одного из сигналов DRQ. После освобождения магистрали текущим задатчиком (например, процессором) контроллер ПДП формирует соответствующий сиг­нал -DACK, говорящий о предоставлении ПДП запросившему его устройству. Затем контроллер ПДП вырабатывает адрес