Анализ операций умножения и деления в конкретной модели АЛУ — страница 6

  • Просмотров 5772
  • Скачиваний 417
  • Размер файла 50
    Кб

вправо, множимое - неподвижно. На рис. 5 показана графическая интерпретация этого алгоритма. 1. 2. 3. Рг1=а Рг2=Рг1 Рг4=Рг2 Рг1=b CчТ=n Анализ младшего разряда множителя Суммирование на Рг2 Рг2=СдвПр(Рг2) Рг4=СдвПр(Рг4) СчТ=СчТ-1 Анализ содержимого СчТ Останов 0 0 ¹0 1 Рис.6 4. 5.n раз ( n - разрядность сомножителей ) Структурная схема микропрограммы умножения показана на рис. 6. Ввиду громоздкости деление здесь не рассматривается. Теперь, можно

приступать к рассмотрению конкретного АЛУ, что и будет сделано. В качестве примера возьмем АЛУ цифрового сигнального процессора - специализированного процессора с RISC архитектурой, предназначенного для решения задач цифровой обработки сигналов. Трудно найти такую область техники, где не могли бы применяться сигнальные процессоры. Это цифровая фильтрация, кодирование и декодирование информации, обработка звука и

распознавание речи, обработка изображений, медицина, измерительная техника, управляющие системы и многое другое. Цифровые сигнальные процессоры Чем же отличается цифровой процессор от обычного микропроцессора ? В первую очередь - архитектурой и системой команд. В основу построения DSP (Digital Signal Processor) положены следующие принципы : · · · · · Гарвардская архитектура подразумевает хранение программ и данных в двух раздельных

запоминающих устройствах. Соответственно на кристалле имеются раздельные шины адреса и данных ( в некоторых типах процессоров - несколько шин данных и адреса ). Это позволяет совмещать во времени выборку и исполнение команд Конвейерный режим используется для сокращения командного цикла. Обычно применяется двух- или трехкаскадный конвейер, что позволяет на различных стадиях выполнения одновременно обрабатывать две или три

инструкции. Аппаратный умножитель применяется для сокращения времени выполнения одной из основных операций цифровой обработки сигнала - умножения. В процессорах общего назначения эта операция используется за несколько тактов сдвига и сложения ( см. рис.5 ) и занимает много времени, а в DSP благодаря специализированному умножителю - один цикл. Алгоритм выполнения сложения и деления в арифметико-логическом устройстве, на примере

цифрового сигнального процессора семейства ADSP-21xx. Все устройства в процессорах этого семейства 16-и битные с фиксированной точкой. Почти все операции подразумевают представление знаковых чисел в форме дополнения до двух. Остальные же используют беззнаковые числа или просто строки битов. Специальная поддержка имеется для многословных вычислений и блочной плавающей арифметики. Арифметика и типы данных Строки битов Это